
特許協力条約

PCT

特許性に関する国際予備報告(特許協力条約第二章)



(法第 12 条、法施行規則第 56 条) [PCT36 条及びPCT規則 70]

出願人又は代理人 の書類記号 P35352-P0		今後の手続きについては、様式PCT/IPEA/4				6を参照する	こと。
国際出願番号 PCT/JP2004/	国際出願日 (日.月.年) 2	1. 12.	2004	優先日 (日.月.年)	22.12.	2003	
国際特許分類(IPC)]	int.Cl. <i>G06F12/08</i>	3(2006.01), G06F	! <i>2/12 (20</i>	06. 01)			
出願人 (氏名又は名称) 松下電器産業株式会社						<u></u>	
	(PCT36条)の 告は、この表紙を 属物件も添付され 部で 4 、この報告の基础	規定に従い送付する 含めて全部で れている。	る。 <u>4</u> ある。 又はこの	ペーシ 国際予備審査を	ごからなる。 ** ** ** ** ** ** ** ** ** ** ** ** **		、請求の範
囲及び/又は図面の用紙(PCT規則 70.16 及び実施細則第 607 号参照) 第1欄4.及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの 国際予備審査機関が認定した差替え用紙							
		ように、電子形式(こよる配列	刊表又は配列表		媒体の種類、数 -ブルを含む。 	てを示す)。
4. この国際予備審査報	告は、次の内容を	会む。					
第I欄欄網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網網	優先権 新規性、進歩性 発明の単一性の PCT35条(2)(けるための文献 ある種の引用文	又は産業上の利用)欠如 に規定する新規性 及び説明 (献					れを裏付

国際予備審査の請求書を受理した日 19.10.2005	国際予備審査報告を作成した日 15.02.2006			
名称及びあて先	特許庁審査官 (権限のある職員) 5N 9643			
日本国特許庁 (IPEA/JP) 郵便番号100-8915	清木 泰			
東京都千代田区霞が関三丁目 4番 3号	電話番号 03-3581-1101 内線 3586			

第	I欄	報告の基礎				
1.		吾に関し、この予備審査報告	は以下のものを	基礎と	こした。	
	V	出願時の言語による国際と	出願			
		出願時の言語から次の目的	的のための言語で	である	=======================================	語に翻訳された、この国際出願の翻訳文
		国際調査(PCT規則 国際公開(PCT規則 国際予備審査(PCT]12. 4(a))			
2.	このたき)報告は下記の出願書類を基 き替え用紙は、この報告にお	礎とした。 (社 いて「出願時」	告第6条 とし、	★(PCT14条)の規 この報告に添付して	定に基づく命令に応答するために提出され いない。)
	Γ.	出願時の国際出願書類				
	V	明細書				
		第 1, 3, 5-22	~	ージ、	出願時に提出された	こもの
•		第 2, 4	~	ージ*	、19. 10. 2005	付けで国際予備審査機関が受理したもの
		第		ージ*.	• • • • • • • • • • • • • • • • • • • •	付けで国際予備審査機関が受理したもの
	V	請求の範囲				
	Fried.	第 2, 3, 4, 5		佰	出願時に提出された	- H. M
		第				こに基づき補正されたもの
		第 1, 6, 7, 8			19. 10. 2005	付けで国際予備審査機関が受理したもの
		第		項*、		付けで国際予備審査機関が受理したもの
	V	図面				
		第 1-18	図		出願時に提出された	- \$\D
		第		*.		付けで国際予備審査機関が受理したもの
		第	図	*、		付けで国際予備審査機関が受理したもの
3.		配列表又は関連するテーブ 配列表に関する補充欄 補正により、下記の書類が 明細書 第	を参照すること。	•		~~~ジ
		デー 請求の範囲 第一				項
	1	「図面 第 _. 図面 第 _.				ページ/図
]	配列表(具体的に記載・ 配列表に関連するテープ		2 卦十	z - L)	
	3			し事人タ	acci	
4.	4446	この報告は、補充欄に示しえてされたものと認められ	たように、このi るので、その補i	報告に 正がさ	添付されかつ以下に れなかったものとし	示した補正が出願時における開示の範囲を超 て作成した。 (PCT規則 70.2(c))
	Ī	明細書第一		_		_ ページ
	ĺ	請求の範囲 第_				_ 項
	_	第一 图面 第一				_ ページ/図
	r	配列表(具体的に記載する)配列表に関連するテース		動す	ステレ\ <u></u>	
	•	aco iscrebate of the), (>< br/> hullen	- ₩X, 7 '	J = C/	
* A] - -	該当才ス組み その田紅い	*	So 1	수 하 ㅈ ㄷ 1. 그런 ㅜ	
	. I—Ē	該当する場合、その用紙に	superseded 2	高 区人 8	されることかめる。	

補充欄

いずれかの欄の大きさが足りない場合

第 V.2 欄の続き

文献3には、プロセッサコアからキャッシュ回路にアクセスする際にNORFL信号を通知し、このNORFL信号を受けたキャッシュ回路は、キャッシュミスヒットが発生したら、主メモリからキャッシュ回路にデータをロードすることなくキャッシュエントリを有効化する技術が教示されている。さらに、文献3には、プロセッサコアからキャッシュ回路にアクセスする際にCLRDT信号を通知し、このCLRDT信号を受けたキャッシュ回路は、キャッシュエントリのダーティフラグを強制的にリセットする技術が教示されている。

文献4には、命令セットのなかに、読み出し後にキャッシュエントリの破棄ビットを 1にする(ダーティビットをリセットすることと等価である。)命令を備える技術が教 示されている。

出願人が2005.10.19付けで提出した答弁書及び手続補正書に関連して、文献6には、プロセッサが適用対象を指定する情報(アドレス範囲)を伴ったコマンドをキャッシュメモリに発行し、キャッシュメモリ側でコマンドを実行するために必要な情報(例えば、コマンドの適用対象を指定する情報(アドレス範囲))をレジスタに保持し、キャッシュメモリはレジスタに保持した情報に基づいてコマンドを自律的に実行する技術が教示されている。

文献1、文献2、文献3、文献4及び文献6に教示された技術を適宜組み合わせることは、当業者にとって容易である。なお、文献6に教示された技術においては、コマンドの種別を示すレジスタが明示されていないものの、必要に応じてコマンドの種別もレジスタに格納するように設計変更することも当業者にとって容易である。

それを裏付ける文献及び 1. 見解	武化	
新規性(N)	請求の範囲 1~8 請求の範囲	有
進歩性(IS)	請求の範囲 <u>1-8</u>	有 無
産業上の利用可能性(IA)	請求の範囲 1-8 請求の範囲	

2. 文献及び説明 (PCT規則 70.7)

文献1:JP 2003-223360 A (株式会社日立製作所) 2003.08.08,

【請求項1】一【請求項7】,【0001】一【0023】,

文献 2: JP 2000-29788 A (日本電気株式会社)

2000.01.28,

【0060】-【0084】,【図1】,【図2】,【図3】,【図6】,【図7】

文献3: JP 2001-222467 A(松下電器產業株式会社)

2001.08.17

文献4: JP 3-54649 A (沖電気株式会社)

1991.03.08,

第5頁右上欄第4行一右下欄第5行,第4図(a)

文献 5: JP 7-84879 A (株式会社東芝) 1995.03.31

文献 6: JP 8-69417 A (三洋電機株式会社) 1996. 03. 12

・請求の範囲1乃至8について

請求の範囲1乃至8は文献1、文献2、文献3、文献4及び文献6により進歩性を有しない。

文献1、文献3、文献4及び文献6のいずれにも、プロセッサからの指示により、 ダーティビットを強制的にリセットする技術が教示されている。また、文献1には、 プロセッサからの指示により、バリッドフラグを強制的にリセットする技術が教示されている。さらに、文献2及び文献3のいずれにも、プロセッサからの指示により、 バリッドフラグを強制的にセットするかキャッシュエントリを有効化する技術が教示されている。

より詳細に言えば、文献1には、メモリ解放命令MRELやダーティビットクリア命令DCBDCにより、キャッシュエントリのダーティフラグを強制的にリセットする技術が教示されている。さらに、文献1には、キャッシュエントリのダーティフラグを強制的にリセットするに際し、プロセッサがその対象となるアドレス範囲を指定し、指定されたアドレス範囲の先頭アドレスと終了アドレスをキャッシュライン境界になるように補正する技術が教示されている。

文献2には、プロセッサから通常のライト命令とは異なるキャッシュ・ミス用ライト命令をキャッシュメモリが受ける際に、キャッシュミスヒットが発生したら、メインメモリからキャッシュメモリにデータをロードすることなくVビットを1にする技術が教示されている。

(以下、補充欄に続く)